7  Ressources Matérielles VHDL/Verilog & Patterns de Test

7.1 Projets Références DVB-T Matériels (Base d’Architecture RTL)

  • Dépôt de référence VHDL/Verilog : Projet DVB-T User Logic sur OpenCores ou les forks GitHub associés (ex : https://github.com/gregwilliams/dvb_fpga).
  • Utilité pour le projet : Ce type de projet open-source contient l’intégralité du code RTL d’un démodulateur de télévision numérique fonctionnel. Bien que calibré pour les bandes larges du DVB-T, vous pouvez directement y extraire et copier le code source des blocs d’entrelacement, des estimateurs de canal, du décodeur Reed-Solomon ou du Décodeur Viterbi matériel. C’est une base de code inestimable pour ne pas réécrire la logique séquentielle complexe à partir d’une feuille blanche.

7.2 OpenVFD (Projets SDR sur Gowin)

  • Type : Répertoire de conceptions matérielles et architectures SDR pour puces Gowin.
  • Exemples de ressources : Dépôts communautaires GitHub (mots clés : gowin-sdr / openvfd).
  • Utilité pour le projet : Ces projets partagent des structures Verilog/VHDL d’interfaçage identiques à notre plan. Ils proposent des implémentations de filtres de décimation CIC (Cascaded Integrator-Comb) et de filtres FIR (Finite Impulse Response) optimisés pour l’architecture des blocs DSP natifs des puces Gowin présentes sur la Tang Nano.

7.3 Gowin IP Core Generator (Outil IDE intégré)

  • Type : Générateur de modules matériels du constructeur Gowin.
  • Utilité pour le projet : Cet outil inclus dans l’IDE Gowin EDA permet de générer en quelques clics des blocs complexes validés en silicium :
    • IP FFT/IFFT : Idéal pour instancier la transformée de Fourier de 2048 points requise pour le dégroupage des porteuses OFDM du DAB+.
    • IP FIFO Asynchrones : Essentiel pour sécuriser le franchissement de domaine d’horloge (Clock Domain Crossing) décrit au chapitre 4.
    • Cœur RISC-V Nestor : Fournit l’implémentation matérielle complète du processeur soft-core nécessaire au Palier V.

7.4 Banque de Données de Patterns DAB+ (Fichiers I/Q Originaux)

Pour valider votre modèle logiciel (Golden Model) et vos bancs de test RTL sans dépendre des conditions météo ou d’une antenne, vous devez utiliser des fichiers de patterns officiels pré-enregistrés.

  • Où trouver des fichiers I/Q de référence : Le projet de recherche open-source DAB-Pi et le wiki d’Opendigitalradio hébergent des banques de fichiers d’échantillons I/Q bruts (fichiers au format .iq ou .raw numérisés à \(2.048\text{ Méch/s}\)).
  • Téléchargement direct : Le site de test de transmission https://www.opendigitalradio.org/data/ fournit des captures réelles de multiplex DAB+ (contenant plusieurs radios compressées en AAC+ avec diaporamas).
  • Utilité pour votre Testbench : Vous téléchargez ces fichiers sur votre PC. Comme ils ont été validés par la communauté, vous avez la certitude qu’ils contiennent un signal mathématiquement parfait. Vous les injectez dans votre simulation (Étape 5). Si votre code matériel échoue à les décoder, le bug provient à 100% de votre description Verilog/VHDL, et non d’un parasite matériel externe.